

ОРГАНИЗАЦИЯ ОБМЕНА ИНФОРМАЦИЕЙ

Микропроцессор взаимодействуют с внешними устройствами с помощью периферийных устройств. Поэтому необходимо установить единые правила обмена информацией и требования к средствам сопряжения МП с остальными устройствами системы. Эти цели реализует унифицированный интерфейс.

Под интерфейсом понимают совокупность технических средств и правил, устанавливающих единые принципы взаимодействия устройств системы (протокол обмена). В состав интерфейса входят:

- аппаратные средства (разъемы, линии связи, согласующие устройства)
- номенклатуры и характер связей
- программные средства
- описание электрофизических параметров сигналов.

Для интерфейса характерно выполнение четырех функций:

1. буферизация информации (для согласования и синхронизации процессора и периферийных устройств)
2. дешифровка адреса (для выбора конкретного устройства в системе)
3. дешифровка команды (производится для устройств, которые кроме передачи данных выполняют какие-либо действия: переключение диапазона АЦП, перематка ленты, перемещение головок дисковых накопителей и т.д.),
4. синхронизация и управление процессом обмена (требуется при реализации любой из перечисленных функций)

В микропроцессорных системах наиболее часто используется магистральный интерфейс (интерфейсы с разветвленными связями дороже и сложнее в реализации). Единая информационная магистраль связывает между собой все устройства микропроцессорной системы и функционально состоит из информационных шин адреса, данных, сигналов управления (команд). Две или все три шины бывают объединены в одну группу шин при

реализации обмена информацией в режиме разделения времени (мультиплексированная магистраль). Шина адреса в простых МП системах является однонаправленной, т.к. в простейших системах только МП может вырабатывать сигналы кода адреса, а остальные устройства, подключенные к ША непрерывно выполняют операцию приема и опознавания кода адреса. В сложных или мультиплексорных системах ША должна быть двунаправленной для части или всех ФБ системы.

Часть устройств системы по ШД может работать в двунаправленном режиме (МП, ОЗУ). Часть устройств может работать только на прием информации (устройство печати), другие только передавать информацию (ПЗУ). Разрядность ШД определяется разрядностью МП.

Организация взаимодействия и обмена информацией между устройствами (модулями) МП - системы должна обеспечивать:

- включение в систему новых устройств без каких-либо переделок в аппаратуре, а лишь путем добавления программ, обслуживающих эти устройства, возможность реализовать микропроцессорные системы с различной конфигурацией;

- возможность эффективной реализации обмена информацией в системе, содержащей устройства со значительно различающимися скоростями передачи данных, причем в условиях, когда запросы на операции ввода – вывода поступают в произвольные моменты времени (асинхронно относительно программы, выполняемой процессором) и имеют разную срочность исполнения;

- возможность параллельного во времени выполнения процессором программы, а периферийными устройствами операций ввода – вывода;

- унификацию программирования операций ввода – вывода с исключением крайне важности учета особенностей того или иного периферийного устройства.

Указанные требования реализуются на базе следующих архитектурных решений, характерных для построения микропроцессорных средств.

Используется магистрально-модульная организация микропроцессорных систем – отдельные микропроцессорные средства выполняются в виде конструктивно законченных модулей (БИС), и эти модули объединяются в систему посредством общих шин (магистралей). Особенностью архитектуры микропроцессорных средств является связь системы прерывания с шинами и процедурами работы интерфейса.




Рис.39. Магистрально-модульная структура МП - системы

Магистрально-модульная структура МП - системы.

Наличие нескольких способов (режимов) передачи информации между устройствами через интерфейс повышает гибкость интерфейса, позволяя выбрать наиболее подходящий режим с учетом характеристик ПУ и структуры передаваемого сообщения (отдельное слово или массив слов).

Важной особенностью организации обмена информацией в микропроцессорных системах является использование специализированных интерфейсных БИС (контроллер прямого доступа, контроллер прерываний, программируемый периферийный адаптер, программируемый связной адаптер, программируемый таймер), позволяющих в значительной степени освободить процессор от управления операциями ввода – вывода и выполнения вспомогательных процедур преобразования форматов данных, подсчета передаваемых байт и др.

Программная настраиваемость интерфейсных БИС обеспечивает построение гибких и эффективных микропроцессорных систем управления и обработки данных.

В микропроцессорных системах используются три способа организации передачи информации:

- 1) программно-управляемая передача, инициируемая процессором;
- 2) программно-управляемая передача, инициируемая запросом прерывания от периферийного устройства;
- 3) прямой доступ к памяти (ПДП или DMA).

При **программно-управляемой передаче** обмен данными происходит через регистры процессора и производится соответствующими командами программы процессора. При этом способе передача инициируется самим процессором (точнее соответствующей командой в его программе).

Передача по прерыванию инициируется запросом прерывания от периферийного устройства.

Процедура передачи по прерыванию имеет ряд особенностей. При программно-управляемой передаче данных микропроцессор на все время этой операции отвлекается от выполнения основной программы, что ведет к снижению производительности МП – системы. Особенно это становится заметным при пересылке блока данных, когда микропроцессор для каждого передаваемого байта должен выполнить много команд, чтобы обеспечить буферизацию данных, подсчет количества переданных байт, формирование адресов в памяти и т.д. Более того, скорость передачи данных через микропроцессор может оказаться недостаточной для работы с высокоскоростными ПУ.

Для быстрого ввода – вывода блоков данных и разгрузки микропроцессоров от управления операциями ввода – вывода используют прямой доступ к памяти.

Прямой доступ к памяти (ПДП) принято называть способ обмена данными, обеспечивающий автономно от микропроцессора (ядром) установление связи и передачу данных между ОЗУ и внешним устройством (ВУ). Прямой доступ к памяти повышает предельную скорость ввода – вывода информации и делает МП- систему более приспособленной для

работы в системах реального времени. Прямым доступом к памяти управляет контроллер ПДП, выполняющий следующие функции: управление иницируемой процессором или ВУ передачей данных между ОЗУ и ВУ; задание размера блока данных, который подлежит передаче, и области памяти, используемой при передаче; формирование адресов ячеек ОЗУ, участвующих в передаче; подсчет числа байт, передаваемых через интерфейс, определение момента завершения заданной операции ввода – вывода.

ФОРМАТЫ ПЕРЕДАЧИ ДАННЫХ

Существуют два способа передачи слов информации по линиям данных: параллельный, когда одновременно пересылаются все биты слова, и последовательный, когда биты слова пересылаются поочередно, начиная, например, с его младшего разряда.

Так как между отдельными проводниками шины для параллельной передачи данных существует электрическая емкость, то при изменении сигнала, передаваемого по одному из проводников, возникает помеха (короткий выброс напряжения) на других проводниках. С увеличением длины шины (увеличением емкости проводников) помехи возрастают и могут восприниматься приемником как сигналы. Поэтому рабочее расстояние для шины параллельной передачи данных ограничивается длиной 1-2 м, и только за счет существенного удорожания шины или снижения скорости передачи длину шины можно увеличить до 10-20 м.

Возможны два режима последовательной передачи данных: синхронный и асинхронный.

При синхронной последовательной передаче каждый передаваемый бит данных сопровождается импульсом синхронизации, информирующим приемник о наличии на линии информационного бита. Следовательно, между передатчиком и приемником должны быть протянуты минимум три провода: два для передачи импульсов синхронизации и бит данных, а также

общий заземленный проводник. Если же передатчик (например, микроЭВМ) и приемник (например, дисплей) разнесены на несколько метров, то каждый из сигналов (информационный и синхронизирующий) придется посылать либо по экранированному (телевизионному) кабелю, либо с помощью витой пары проводов, один из которых заземлен или передает сигнал, инверсный основному.

Синхронная последовательная передача начинается с пересылки в приемник одного или двух символов синхронизации (не путать с импульсами синхронизации). Получив такой символ (символы), приемник начинает прием данных и их преобразование в параллельный формат. Естественным, что при такой организации синхронной последовательной передачи она целесообразна лишь для пересылки массивов слов, а не отдельных символов. Это обстоятельство, а также необходимость использования для обмена сравнительно дорогих (четырехпроводных или кабельных) линий связи помешало широкому распространению синхронной последовательности передачи данных.

Асинхронная последовательная передача данных означает, что у передатчика и приемника нет общего генератора синхроимпульсов и что синхронизирующий сигнал не посылается вместе с данными. Как же в таком случае приемник будет узнавать о моментах начала и завершения передачи бит данных. Опишем простую процедуру, которую можно использовать, если передатчик и приемник асинхронной последовательной передачи данных согласованы по формату и скорости передачи.

Стандартный формат асинхронной последовательной передачи данных, содержит n пересылаемых бит информации (при пересылке символов n равно 7 или 8 битам) и 3-4 дополнительных бита: стартовый бит, бит контроля четности (или нечетности) и 1 или 2 стоповых бита (рис. 40,а). Бит четности (или нечетности) может отсутствовать. Когда передатчик бездействует (данные не посылаются на линию), на линии сохраняется уровень сигнала, соответствующий логической 1.



Рис. 40. Формат асинхронной последовательной передачи данных

Передатчик может начать пересылку символа в любой момент времени посредством генерирования стартового бита, т. е. перевода линии в состояние логического 0 на время, точно равное времени передачи бита. Затем происходит передача битов символа, начиная с младшего значащего бита, за которым следует дополнительный бит контроля по четности или нечетности. Далее с помощью стопового бита линия переводится в состояние логической 1 (рис. 40,б). При единичном бите контроля стоповый бит не изменяет состояния сигнала на линии. Состояние логической 1 должно поддерживаться в течение промежутка времени, равного 1 или 2 временам передачи бита.

Промежуток времени от начала стартового бита до конца стопового бита (стоповых бит) называется кадром. Сразу после стоповых бит передатчик может посылать новый стартовый бит, если имеется другой символ для передачи; в противном случае уровень логической 1 может сохраняться на протяжении всего времени, пока бездействует передатчик. Новый стартовый бит может быть послан в любой момент времени после окончания стопового бита, например, через промежуток времени, равный 0.43 или 1.5 времени передачи бита.

В линиях последовательной передачи данных передатчик и приемник должны быть согласованы по всем параметрам формата, включая

номинальное время передачи бита. Для этого в приемнике устанавливается генератор синхроимпульсов, частота которого должна совпадать с частотой аналогичного генератора передатчика. Кроме того, для обеспечения оптимальной защищенности сигнала от искажения, шумов и разброса частоты синхроимпульсов приемник должен считывать принимаемый бит в середине его длительности. Рассмотрим работу приемника с того момента, когда он закончил прием символа данных и перешел в режим обнаружения стартового бита следующего слова.

Если линия перешла в состояние логического нуля и находится в этом состоянии в течение времени, не меньшего половины временного интервала передачи бита, то приемник переводится в режим считывания бит информации. В противном случае приемник остается в режиме обнаружения, так как вероятнее всего это был не стартовый бит, а шумовая помеха. В новом режиме приемник вырабатывает сигналы считывания через интервалы, равные времени передачи бита, т. е. выполняет считывание и сохранение принимаемых бит примерно на середине их передачи. Аналогичным образом будут считаны бит контроля четности и сигнал логической единицы (стоповый бит). Если оказалось, что на месте стопового бита обнаружен сигнал логического нуля, то произошла "Ошибка кадра" и символ принят неправильно. Иначе проверяется, четно ли общее число единиц в информационных битах и бите контроля, и если оно четно, производится запись принятого символа в буфер приемника.

Передний фронт стартового бита сигнализирует о начале поступления передаваемой информации, а момент его появления служит точкой отсчета времени для считывания бит данных. Стоповый бит предоставляет время для записи принятого символа в буфер приемника и обеспечивает возможность выявления ошибки кадра. Наиболее часто ошибки кадра появляются тогда, когда приемник ошибочно синхронизирован с битом 0, который в действительности не является стартовым битом. Если передатчик бездействует (посылает сигнал логической единицы) в течение одного кадра

или более, то всегда можно восстановить правильную синхронизацию. Хуже обстоит дело при рассинхронизации генераторов передатчика и приемника, когда временной интервал между сигналами считывания принимаемых битов будет меньше или больше времени передачи бита.

Например, если при считывании битов послышки, показанной на рис. 23 б, временной интервал между сигналами считывания станет на 6% меньше, чем время передачи бита, то восьмой и девятый сигналы считывания будут выработаны тогда, когда на линии находится бит контроля четности (рис. 22). Следовательно, не будет обнаружен стоповый бит и будет зафиксирована ошибка кадра, несмотря на правильность принятой информации. Однако при 18%-й рассинхронизации генераторов, когда вместо кода (01110001) приемник зафиксирует код (11100001), никаких ошибок не будет обнаружено - четность соблюдена и стоповый (девятый по порядку) бит равен 1 (см. рис. 41).




Рис. 41. Ошибка из-за рассинхронизации генераторов передатчика и приемника